SpaceWire协议是机载航天器上用于高速链路和网络的标准，简化传感器、大容量存储器、处理单元和下行链路遥测子系统之间的互连。它是全双工、双向、串行、点对点数据链路。它在每个方向上使用两个差分对对数据进行编码。总共有八根信号线，每个方向有四根。SpaceWireRDDP可能适用于许多航空航天微电子设备，例如航天器系统、总线系统和嵌入式微控制器。欧洲航天局（ESA）与包括NASA、JAXA和RKA在内的国际航天机构合作，协调了该航天器通信网络标准的演变。
SpaceWire IP核是VHDL内核，它实现了具有AXI管理接口的完整、可靠和快速的SpaceWire编解码器，为FPGA和可配置的SoC器件进行合成。
该IP核可以在没有“目标地址”的点对点链接中运行到数据包级别。它的设计符合ECSS-E-ST-50-12C。SpaceWire IP支持通用和快速两种实现模式，其中发送器被设计为支持比特率高达5倍系统时钟频率。
以下Xilinx FPGA系列支持SpaceWire IP：
- 7系列（Zynq，Spartan，Artix，Kintex，Virtex）
- Ultrascale（Kintex，Virtex）
- Ultrascale +（Zynq MPSoC，Kintex，Virtex）
- XQR系列（太空级FPGA）：Virtex-5QV
|
